轉自：eettaiwan

　　法國原子能署電子暨資訊技術實驗室(CEA-Leti)宣布開發出單晶片(Monolithic) CoolCube 3D 設計途徑，其目標在于成為第一個授權單晶片 3D 技術的單位之一。這項 CoolCube 3D 晶片技術計劃由法國政府、IBM與高通(Qualcomm)等公司共同贊助合作。

　　根據法國格勒諾布爾-阿爾卑斯大學(University of Grenoble Alpes)教授Olivier Billoint表示，單晶片 CoolCub 技術結合了傳統的互補金屬氧化物半導體(CMOS)處理技術、在中間層利用冷卻 CMOS 制程步驟以及鎢互連與穿孔的單層堆疊，以及頂層的銅金屬。

　　“CoolCube 是單片3D晶片制造技術，底層采用傳統的 CMOS 熱制程，而內層則利用　　 Billoint及其研究小組們認為，他們開發的 CoolCube 3D 晶片設計途徑適用于傳統的 CMOS 制程，但所具有的優點就像以 2D 平面晶片進展到下一個制程節點一樣，從而延長了摩爾定律，只不過是以垂直的方向進展。

　　“我們利用傳統的 2D CMOS 制程，在分層之間制造 3D 穿孔，所取得的優點就像以 2D 進展到更先進的制程節點一樣，”Billoint表示，“我們預計這種途徑可使功耗降低30%，性能提高40%，晶片面積更大幅縮減52%。”

　　 CEA-Leti的CoolCube 3D途徑是在底層采用傳統的“熱”CMOS制程，并以鎢代替銅，然后在中間層采用冷卻的CMOS制程，最后在頂層則以銅金屬互連完成設計。 （來源：CEA-Leti）

　　CEA-Leti進行這項計劃的時間已經長達八年，預計將在未來三年內完成設計原型。該研究機構期望能在2018年以前完成10nm制程的可用晶片。

　　然而，根據Billoint指出，在 3D 單晶片設計要能成為主流以前，還存在幾個必須解決的問題。首先是如何決定哪一層必須在哪一層之上以及添加哪些功能，特別是發熱的模組，如 CPU ——必須把這些特定模組放在單層或分成數層以便分別散熱？

　　3D 單片技術的另一個重要問題是在許多節點存在立方體內部而無法以探針測試時如何實現設計？如何處理制程變異極端、特性化疊層熱行為以及尋找解決方法等。

　　最后，CEA-Leti認為50/50的分層尺寸分布，并不一定都是最佳化的情況，因此目前正致力于打造一個可為每一分層實現最佳化的規則組合。

　　“為什么所有分層的尺寸應該相同？有些人會用不同的制程技術，有些會執行彼此不同的功能，而我們希望找到一種為每一分層尺寸實現最佳化的方法，”Billoint說。